صورة تفصيلية لبنية رقاقة Orochi من تصميمي ...

[شلاع العتر]

السلام عليكم ...

قمت بالتعديل على أولى الصور المنشورة لأحد رقاقات بلدوزر ... وهي التالية ...

https://arbtech.files.wordpress.com/2010/09/amd_orochi_august2010.jpg



هذه احدث الصور التفصيلية من أستاذنا الخلف ...

https://www.m5zn.com/uploads/2010/9/4/photo/0904101509384ivawoxny23soh7s.jpg



الصورة القديمة ...

وعلمّتُ الأجزاء عليها لتصبح كالاتي ...طبعا وبدون أدنى شكّ أنا متأكد من وجود أخطاء في (متحكم الذاكرة والناقل والجسر الشمالي).. فلذلك لا تبخلوا علينا بتصحيحاتكم ...

https://arbtech.files.wordpress.com/2010/09/amd_orochi_august2010-detail.png

كل التحية والتقدير ...

[Libya 7urra]

شكرا على الشرح اخي جهاد
تم التقييم
سؤال:هي Module شبيهة بـHT ؟

[eng.ahmedhelal]

شكرا على الشرح اخي جهاد
تم التقييم
سؤال:هي Module شبيهة بـHT ؟
لا ال ht موجود فوق بنفس اسمه
ال module دا نواتين الكور يعني ببساطه
والا فين الانويه ;)
____________

شكرا علي التصميم
:)

[شلاع العتر]

شكرا على الشرح اخي جهاد
تم التقييم
سؤال:هي Module شبيهة بـHT ؟
العفو ...

الوحدة أو module هي التصميم الجديد للمعالج وذكرت سابقا أن
الوحدة = نواتين مشتركتين ببعض الموارد .

* بالنسبة للتقييم : فالذي اعرفه انه يحتاج على الاقل الى عضوية فضية وإلا فهو غير مُتاح , هل تغير الامر ؟

[Bulldozer]

لماذا يوجد اختلاف بين أحجام الـ Modules
:confused:

[Libya 7urra]

* بالنسبة للتقييم : فالذي اعرفه انه يحتاج على الاقل الى عضوية فضية وإلا فهو غير مُتاح , هل تغير الامر ؟
لا بس انا قيمت الموضوع..:)

[Libya 7urra]

لا ال ht موجود فوق بنفس اسمه
ال module دا نواتين الكور يعني ببساطه
والا فين الانويه ;)
شكرا على المساعدة يا مهندس احمد...:)

[شلاع العتر]

لماذا يوجد اختلاف بين أحجام الـ Modules
:confused:


لأن الصورة معدلة ببرامج تحرير الرسوم .

[CR@N$H]

لماذا يوجد اختلاف بين أحجام الـ Modules
:confused:

لأن الصوره الأساسيه تم تعديل عليها من قبل AMD حتى يصعب على المنافس معرفه حجم النواه الأصليه
أخ جهاد الله يعطيك العافيه و تمت إضافه الرابط إلى موضوع الموحد للأخبار
أمر اخر أخي اظن وحسب خبرتي المتواضعه ان الجزء الذي سميته Hyper transporter هي Memory controller ايضا لاني حسب ما اعرف أن هذه الشرائح ستحوي على متحكمي ذاكره و أيضا لا أجد الGPU حيث أنه و حسب الأخبار المؤكده من مسؤلي AMD فإن هذه الشريحة ستكون الFusion 2
تقبل مروري
أخي جهاد عذرا لم أرى ردك

[شلاع العتر]

أمر اخر أخي اظن وحسب خبرتي المتواضعه ان الجزء الذي سميته Hyper transporter هي Memory controller ايضا لاني حسب ما اعرف أن هذه الشرائح ستحوي على متحكمي ذاكره

لا ... الذي اعرفه انه متحكم ذاكرة ولكن يدعم قناتين ... :) ... نريد مصدرا يدعم أحدنا !



و أيضا لا أجد الGPU حيث أنه و حسب الأخبار المؤكده من مسؤلي AMD فإن هذه الشريحة ستكون الFusion 2
لا . قطعا ...

orochi لن يحوي نهائيا على أنوية GPU ولكن أؤكد لك ان العمل جاري على نسخ جديدة من فيوجن ... فليس ليانو كل الفيوجن ... في النسخ الجديدة من فيوجن سوف نرى وحدات بلدوزر جنبا إلى جنب مع مظللات AMd 6000 وعلى الارجح سيتم ذلك خلال العام القادم 2012 او نهاية 2011 ... ( التواريخ مجرد توقعات شخصية ) ...

اما فيوجن 2 فهذا لن نراه قبل 2015 وفيه لن نميز بين المظللات والانوية العادية ... :D

https://www.arabhardware.net/forum/showthread.php?t=173768

[CR@N$H]

أنا أحب مناقشتك جدا أخ جهاد فأنت مثلي تحب المصادر:)

النقطه الأولى : دليلي هو ان الBulldozer سيتعامل مع ثلاث أو أربع أقنيه و أيضا إن الPhenomII (لا أعرف أي شيء عن الجيل الأول منه) كان يحوي على متحكمين وكان هناك خيار في الBios لتحديد كيف سيعملان "سويا أم بشكل مستقل وذلك عن طريق الخيارين Ganged & Unganged " وكل متحكم كان يؤمن dual channel

هذه الجمله من semiaccurate

Orochi is the second gen Fusion part
https://www.semiaccurate.com/2010/09/01/amd-outs-bulldozer-based-orochi-die/

وهذه الأمر جعلني Confused جدااااا
إذا قمت بقراءه التعليقات في الرابط الذي ذكرته سترى أنهم يختلفون في نفس النقطه

[eng.ahmedhelal]

كالعاده الرد السهل
ان غدا لناظره قريب

[شلاع العتر]

أنا أحب مناقشتك جدا أخ جهاد فأنت مثلي تحب المصادر:)

:)



النقطه الأولى : دليلي هو ان الBulldozer سيتعامل مع ثلاث أو أربع أقنيههذه لا دليل عليها إلا ما قاله اناند من أنه يتوقع ان يدعم البلدوزر ثلاثة او اربعة اقنية وانا أتوقع ذلك أيضا ولكن ليس مع Orochi....


و أيضا إن الPhenomII (لا أعرف أي شيء عن الجيل الأول منه) كان يحوي على متحكمينالجيل الاول نفس الثاني من حيث المتحكم ... هو متحكم واحد بقدرة ثنائية مستقلة أو (dual independent memory controller,) وهذه من هنا (https://www.tweaktown.com/reviews/1704/amd_phenom_ii_arrives_45nm_deneb_and_dragon_platfo rm/index2.html)... وهذه العبارة ربما احدثت سوء فهم ولكن إنتبه إلى انهم افردوا كلمة controller ولم يقولوا controllers ... على كل حال في بعض المنتديات ومع النبش والحفر وجدتُ بعض الاعضاء يقولون أنهن متحكمان إثنان ... فسواء متحكم او إثنان هما سيكونان معا في نفس المكان -كما أتوقع - فالخريطة لا تحوي مكانا إضافيا ... أو أن AMD قررت في معمارية Orochi إستعمال متحكم واحد ... !!!!





وكل متحكم كان يؤمن dual channel
:)
في هذه الحالة كنّا سنرى معالجات AMD تدعم اربع اقنية ... !!!



Orochi is the second gen Fusion part
هذه الجمله من semiaccurate

https://www.semiaccurate.com/2010/09/01/amd-outs-bulldozer-based-orochi-die/

وهذه الأمر جعلني Confused جدااااا
إذا قمت بقراءه التعليقات في الرابط الذي ذكرته سترى أنهم يختلفون في نفس النقطههناك إحتمالان :
الاول ان تشارلي أخطأ ... وهذا وارد جدا ..,
الثاني أن يقصد ان الوحدات الموجود في Orochi هي ما سيستعمل في بناء ال(فيوجن) القادم بعد (ليانو) .

[CR@N$H]

أنا معك تماما
ولكن في نقطة أنه سيدعم أربعه أقنيه قأشك
لأن كل متحكم يدعم Dual Channel هذا ليس له علاقه بدعم أربع أقنيه
إذ كما تعرف ممكن ان نركب أربع قطع من الذواكر وستعمل كل اثنتان على Dual Channel :)

[CR@N$H]

أيضا أخي جهاد "وهنا أنا لا أعترض على التفصيل الذي وضعته بل على الصوره نفسها"
حسب المعروف أن الL2 ستكون مشتركه على مستوى الوحده
وان الL3 سيكون على مستوى الشريحه"طبعا هذا كلام العم Anand"
فكيف تم فصلها :confused:

[mostafa341]

شكرا اخى شلاع على الصورة التوضيحية :)

[شلاع العتر]

أيضا أخي جهاد "وهنا أنا لا أعترض على التفصيل الذي وضعته بل على الصوره نفسها"
حسب المعروف أن الL2 ستكون مشتركه على مستوى الوحده

وهي مشتركة للوحدة ... ما الاشكال ؟ كل وحدة module ملتصقة بجزء من cash l2 ...


وان الL3 سيكون على مستوى الشريحه"طبعا هذا كلام العم Anand"
فكيف تم فصلها :confused:إما ان الفصل لا يغير من طبيعة انهما مشتركات وأنهما يتصلان معا من خلال : الناقل العام Hypertransport أو ان أن بنية الذاكرة L3 مصممة لتتصل مع بقية اجزاء الذاكرة L3 ...
وفصل ذاكرة L3 الى وحدات بعدد وحدات المعالجة امر أراه مهما جدا ... وهو سيسمح ل AMD بزيادة وإنقاص عدد الوحدات دون ان يتعارض ذلك مع تصميم الشريحة ... لأوضح ما أقصده ...

تبلغ الذاكرة المُخباة في فينوم2 X6 من المستوى الثالث 6MB

تبلغ الذاكرة المُخباة في فينوم2 X4 من المستوى الثالث 6MB

تبلغ الذاكرة المُخباة في فينوم2 X3 من المستوى الثالث 6MB

تبلغ الذاكرة المُخباة في فينوم2 X2 من المستوى الثالث 6MB

هذا الامر كما ترى غير منطقي وغير كفؤ اقتصاديا الان ... ما اعتقد ان AMD تعتزمه هو ان يكون الامر كالاتي

تبلغ الذاكرة المُخباة في Zambezi رباعي الوحدات من المستوى الثالث 12MB

تبلغ الذاكرة المُخباة في Zambezi ثلاثي الوحدات من المستوى الثالث 9MB

تبلغ الذاكرة المُخباة في Zambezi ثنائي الوحدات من المستوى الثالث 6MB

تبلغ الذاكرة المُخباة في Zambezi أحادي الوحدة من المستوى الثالث 3MB

هذا الامر سمح ل AMD بتوفير حجم كبير جدا من الذاكرة L3 /وحدة مقابل مرونة كبيرة في اشتقاق المعالج الادنى والارتقاء الى المعالجات الاعلى .


الجزء الثاني وهو إحتمال ضعيف ان تكون AMD فشلت في ربط أجزاء L3 معا وان كل وحدة سيكون لها ذاكرة L3 خاصة بها لا تتشارك بها مع غيرها .

[CR@N$H]

وهي مشتركة للوحدة ... ما الاشكال ؟ كل وحدة module ملتصقة بجزء من cash l2 ...
لم أقل ان هناك مشكله ولكنها افتتاحيه للجمله التي تليها :)

أما لبقيه كلامك فهو منطقي ولكن لا أظن أن الناقل الداخلي الموجود بين الأنويه هو Hypertransport لأنه سيكون بطيء وهو غير مخصص لهكذا أمر

أظن أن الصوره تم تعديلها ليس فقط بحجم الأنويه بل تم اقتصاص اجزاء منها وتغطيه أجزاء أخرى

ولكن هذا لا يمنع ان نناقش ما هو موجود :D

وأنت لم ترد على المشاركه رقم14

[hisham.errish]

ياسلام عليك الله يعطيك العافية أستاذ
تم التقييم

[شلاع العتر]

لأن كل متحكم يدعم Dual Channel هذا ليس له علاقه بدعم أربع أقنيه
إذ كما تعرف ممكن ان نركب أربع قطع من الذواكر وستعمل كل اثنتان على Dual Channel :)

أخي خير اسمح لي بهذا التوضيح والذي هو ما أعلمه حول هذه المسالة ...

https://arbtech.files.wordpress.com/2010/09/memocont.png

أولا : ما توفره AMD هو متحكم ذاكرة بشقين كل شق بعرض 64بت وحتى يتم تفعيل dual-channel لا بد من عمل (شقي) متحكم الذاكرة معا ...

ثانيا : ما وفرته AMD من ميزة "Ganged & Unganged" كل هذا حول ان يتزامن (شقي) متحكم الذاكرة في العمل ... لا أكثر ... نظريا يمكن لوضعية Ganged أن تكون افضل في حالة العمل على تطبيق احادي أما في حالة العلم على تطبيقات متعددة فالافضل هو Unganged هذا نظريا ... ولكن عمليا لا فرق أو الفرق قليل جدا جدا ولا يمكن رصده الا في تطبيقات قليلة . للمزيد (https://ixbtlabs.com/articles3/cpu/amd-phenom-x4-9850-ganged-unganged-p1.html)

ثالثا : حتى تعمل ميزة dual-channel لا بدّ من وضع وحدتي ذاكرة (بشروط) في منفذين متشابهين لونيا (مثلا منفذ1 ومنفذ2 حسب الرسمة) او وضع اربع قطع ذاكرة في المنافذ الاربعة (بشروطها) ... فمثلا لو وضعنا وحدتي ذاكرة موافقتين لل dual-channel في المنفذ 1+2 ووضعن قطعة ثالثة في أحد المنفذين الفارغين 3+4 فإن ال dual-channel سيتوقف عن العمل .


* الصورة من إعدادي وخاضعة للخطأ والصواب ككلامي بالاعلى ...

[شلاع العتر]

أما لبقيه كلامك فهو منطقي ولكن لا أظن أن الناقل الداخلي الموجود بين الأنويه هو Hypertransport لأنه سيكون بطيء وهو غير مخصص لهكذا أمر

لم اقيد كلامي بالناقل انا قلت أن هناك إحتمالان :
1- الناقل العام Hypertransport
2- بنية الذاكرة L3 مصممة لتتصل مع بقية اجزاء الذاكرة L3 ...

ولا تنس أن هناك تطويرا على الناقل بحيث أصبح 3.1 .

[CR@N$H]

اخ جهاد الله يعطيك العافيه فانا قد اتعبتك معي جدا :o
بالنسبه لموضوع الذاكره:
الكلام الذي ذكرته أنت يعني أنه لا يمكن لمعالجات AMD أن تتعامل مع أربع قطع من الذاكره كل اثنتين على Dual channel
انا ليس لدي أي معلومه عن ما ذكرته أنت لذلك لا يحق لي ان أوافقه أو أنفيه
معظم ردودي تكون مبنيه على ربط بين المعلومات التي أملكها بحكم دراستي "تحديدا عن المعالجات القديمه ك8086" و بين ما أقرأه من الانترنت لذلك قد تحمل العديد من الأخطاء فأرجو أن تعذرني فأنا لم أكن متابعا لأخبار المعالجات إلا من شهر "تحديدا بدايه شهر رمضان" وذلك بسبب عدم توفر اتصال بالإنترنت قبل ذلك

أما للرد الثاني فانا أعتذر على قلة انتباهي و تشتتي

"لم أنم منذ البارحه"
يبدو أن الحديث فقط بيني و بينك :)

[شلاع العتر]

لا عليك رغم ان الموضوع شطح بنا بعيدا عن معمارية Orochi ... :)

وانتبه لنومك فهو مهم جدا جدا ... حاول ان تحصل يوميا على السبع ساعات .

بالنسبة للمداخلات فالاخوة موجودين ولكن الوقت الان قبيل صلاة الجمعة ورمضان والاواخر فلك ان تعذرهم ... وتلومنا نحن . :)

[CR@N$H]

أخ جهاد أسف على التاخر في المناقشه
في الصوره التي قامت AMD بعرضها لبنيه الBulldozer الذي يحوي على ثمان أنويه "أربع وحدات طبعا"
البنيه التي وضعوها تحوي على متحكمي ذاكره
الأمر الأخر هو :
ألا يجب أن يكون Hyper transporter موجود على طرف الDie حتى يتم ربطه مباشره مع الPins كهذه
https://upload.wikimedia.org/wikipedia/commons/0/02/80486dx2-large.jpg

[شلاع العتر]

أخ جهاد أسف على التاخر في المناقشه
في الصوره التي قامت AMD بعرضها لبنيه الBulldozer الذي يحوي على ثمان أنويه "أربع وحدات طبعا"
البنيه التي وضعوها تحوي على متحكمي ذاكره
الأمر الأخر هو :
ألا يجب أن يكون Hyper transporter موجود على طرف الDie حتى يتم ربطه مباشره مع الPins كهذه
https://upload.wikimedia.org/wikipedia/commons/0/02/80486dx2-large.jpg
أخي خير ... طيب لو وضعنا الناقل في الطرف أين نضع الجسر الشمالي ؟

ارى ان وجود الجسر الشمالي طرفيا أولى من وجود الناقل

ولكن خطر في بالي أمر جديد رايته في صورة تخطيطية لرقاقة ليانو وهو ان الطرف يكون مشتركا ما بين الناقل والجسر ... وتكون المنطقة الوسطى بشقيها متحكما بالذاكرة ؟؟؟؟

[CR@N$H]

هذا ممكن جدا أخي جهاد :)
أنا لاحظت وجود إنقطاع في الخط الازرق في في الNB وهذ يؤيد فكره الجزئين
وبقي لدينا موضوع ال L3

[الخلف]

العزيز جهاد، عادة يتم وضع متحكم الذاكرة + الناقل في طرف الرقاقة لأن هذا مكان التوصيلات، فلايمكن وضع التوصيلات بمنتصف الرقاقة...

الجسر الشمالي المدمج يمكن وضعه بالمنتصف لأنه لايحتاج لتوصيلات خارجية بل كلها داخلية ( بين الناقل والأنوية والذاكرة )

ومجرد تنويه في صورة لنواة Ilano يبدو وجود انفصال بين Memory Interface و Memory Controller... المقصود بالأخير ( الـ Memory Controller ) هو ذاته الجسر الشمالي المدمج، ولكن تبقى هناك ضرورة لوجود واجهة للتوصيل على أطراف الرقاقة للتواصل مع الذاكرة... وبذلك ستحتاج لإعادة تعديل بعض الأمور في التصميم الذي وضعته :)

[CR@N$H]

استاذنا الخلف
أولا الله يعطيك العافيه
ثانيا ما سبب الفصل بين اجزاء الL3 على حسب اعتقادك

[الخلف]

بالمناسبة عزيزي جهاد
شخصياً أرى بأن التوزيع الصحيح كالآتي
1- مكان الأنوية والذاكرات المخبئية صحيح لا خلاف عليه
2- الجزء الأيمن من الأعلى للأسفل هو لمتحكم الذاكرة ( أو واجهة متحكم الذاكرة إن صح التعبير )
3- المساحة الطويلة أفقياً الواقعة بين صفتي ذاكرات م3 هي الجسر الشمالي المدمج أو متحكم الذاكرة، ويشمل الأمر القسمين الأيمن والأيسر، رغم أن القسم الأيمن قد يحتوي على دارات منطقية أخرى...
4- المساحة المحيطة بالنواة ( الكلية ) من الجانب الأيسر، أي حسب مخططك فوق ويسار الوحدة 3 وأسفل ويسار الوحدة 1 هي واجهات الناقل HyperTransport فكما تعلم أن نواة Orochi هو اسم عام لمعمارية Bulldozer ذات 4 وحدات ( 8 أنوية ) وتنطبق على النسختين المكتبية والمزودات، وهي تتضمن 4 توصيلات HT ولكن 3 منها متعطلة في النسخة المكتبية... سترى بعد التدقيق أن كل شكل من تلك التوصيلات الأربع هو مكرر فعلاً فهناك نسخة أعلى الوحدة 3 وهناك شبيه لها على يسارها، وهناك شبيه ثالث لها على يسار الوحدة 1 وشبيه رابع أسفل الوحدة الأولى أيضاً وبالتالي صاروا أربعاً وهو عدد توصيلات HT المطلوبة :) بالمقابل عندما ترى نواة Liano ستجد أن هناك توصيلة HT واحدة فقط لأن المعالج ليس موجه لتطبيقات المزودات فلا داعي لوجود أكثر من واحد وبالنظر للمساحة تجد الأمر منطقياً...
5- تبقى مساحات في الأطراف أعلى الوحدة 4 وأسفل الوحدة 2، أتوقع أن تكون تلك التوصيلات المتعلقة بالطاقة، وتجد في هذه أيضاً أعلى الوحدة الرابعة مساحة بنية مستطيلة على ميمنتها أربع مربعات زرقاء وأخرى على الميسرة، لست متأكداً ولكن قد يكون ذلك القسم هو قسم تنظيم الطاقة هذا إن صحت أن تلك المساحات هي لتزويد الطاقة...

[الخلف]

استاذنا الخلف
أولا الله يعطيك العافيه
ثانيا ما سبب الفصل بين اجزاء الL3 على حسب اعتقادك

لا أعلم تحديداً وحتى بعض المواقع أبدت استغرابها من ذلك، ولكن قد يكون للقرار شأن تصميمي من ناحية تموضع الوحدات + الجسر الشمالي المدمج والرغبة بجعل جميع الوحدات تحصل على أزمان تأخير متساوية، لأنه لو كان الذاكرة في المنتصف فإنه سيكون هناك معضلة من ناحية تموضع الجسر الشمالي المدمج، ولو كان الجسر الشمالي في المنتصف فإن وجود الذاكرة في طرف دون الآخر سيسبب اختلافاً في أزمان التأخير بين الوحدات لكون الذاكرة ستكون أقرب لبعض الوحدات من وحدات أخرى